Highly Selective SiGe Dry Etch Process for the Enablement of Stacked Nanosheet Gate-All-Around Transistors

Bibliographische Detailangaben

Veröffentlicht in:	Symposium on Semiconductor Process Integration (12. : 2021 : Online) Semiconductor Process Integration 12
1. Verfasser:	Durfee, C. (VerfasserIn)
Weitere Verfasser:	Kal, S. (VerfasserIn), Pancharatnam, S. (VerfasserIn), Bhuiyan, M. (VerfasserIn), Otto, I. (VerfasserIn), Flaugh, M. (VerfasserIn), Smith, J. (VerfasserIn), Chanemougame, D. (VerfasserIn), Alix, C. (VerfasserIn), Zhou, H. (VerfasserIn), Frougier, J. (VerfasserIn), Greene, A. (VerfasserIn), Belyansky, M. (VerfasserIn), Watanabe, K. (VerfasserIn), Zhang, J. (VerfasserIn), Schmidt, D. (VerfasserIn), Breton, M. (VerfasserIn), Zhao, K. (VerfasserIn), Wang, M. (VerfasserIn), Basker, V. (VerfasserIn), Mosden, A. (VerfasserIn), Loubet, N. (VerfasserIn), Guo, D. (VerfasserIn), Biolsi, P. (VerfasserIn), Haran, B. (VerfasserIn), Bu, H. (VerfasserIn)
Pages:	12
Format:	UnknownFormat
Sprache:	eng
Veröffentlicht:	2021
Schlagworte:
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!