Reduction Method of Number of Electromagnetic Simulation Times for Estimationg Output Voltage at Hard Open TSV in 3D IC

Bibliographische Detailangaben

Veröffentlicht in:	2013 IEEE CPMT Symposium Japan (formerly VLSI Packaging Workshop of Japan)
1. Verfasser:	Haraguchi, Ei (VerfasserIn)
Weitere Verfasser:	Hashizume, Masaki (VerfasserIn), Manabe, Katsuya (VerfasserIn), Yotsuyanagi, Hiroyuki (VerfasserIn), Tada, Tetsuo (VerfasserIn), Lu, Shyue-Kung (VerfasserIn), Roth, Zvi (VerfasserIn)
Pages:	2013
Format:	UnknownFormat
Sprache:	eng
Veröffentlicht:	2013
Schlagworte:
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!