3D System Simulation Study of Power Integrity using Si Interposer with Distribution TSV Decoupling Capacitors

Bibliographische Detailangaben

Veröffentlicht in:	2012 2nd IEEE CPMT Symposium Japan
1. Verfasser:	Kohno, Kazuo (VerfasserIn)
Weitere Verfasser:	Kitamura, Yasuhiro (VerfasserIn), Kamada, Tadashi (VerfasserIn), Ohara, Junji (VerfasserIn), Akiyama, Yutaka (VerfasserIn), Ueda, Chihiro (VerfasserIn), Otsuka, Kanji (VerfasserIn)
Pages:	2012 2
Format:	UnknownFormat
Sprache:	eng
Veröffentlicht:	2012
Schlagworte:
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!