Symbolic simulation methods for industrial formal verification

Teilw. zugl.: Stanford, Univ., Diss., 1999 u.d.T.: Applications of symbolic simulation to the formal verification of microprocessors

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Jones, Robert B. (VerfasserIn)
Weitere Verfasser:	Jones, Robert Brent (VerfasserIn)
Format:	UnknownFormat
Sprache:	eng
Veröffentlicht:	Boston u.a. Kluwer Academic Publishers c 2002
Schlagworte:	Integrated circuits > Very large scale integration > Verification > Formal methods (Computer science) > Hochschulschrift > Logiksimulation > Formale Methode > Hardwareverifikation
Online Zugang:	Verlagsangaben Inhaltsverzeichnis
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	Teilw. zugl.: Stanford, Univ., Diss., 1999 u.d.T.: Applications of symbolic simulation to the formal verification of microprocessors Includes bibliographical references (S. [135]-142) and index
Beschreibung:	XVIII, 150 S graph. Darst 25 cm
ISBN:	1402071035 1-4020-7103-5