Planar test structures for characterizing impurities in silicon

Gespeichert in:
Bibliographische Detailangaben
Körperschaften: USA Department of Commerce (BerichterstatterIn), USA National Bureau of Standards (BerichterstatterIn)
Weitere Verfasser: Buehler, Martin G. (BerichterstatterIn), David, J. M. (BerichterstatterIn), Mattis, R. L. (BerichterstatterIn), Philips, W. E. (BerichterstatterIn), Thurber, W. R. (BerichterstatterIn)
Format: UnknownFormat
Sprache:eng
Veröffentlicht: Washington, DC US Gov. Print. Off. 1976
Schriftenreihe:Semiconductor measurement technology 21
Schlagworte:
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Beschreibung:Presented as an invited paper ... at the Large-Scale Integration (LSI) Process Technology/Semiconductor Preparation and Characterization Session of the Electrochemical Society Meeting in Toronto, Canada on May 14, 1975
Includes bibliographical references
Beschreibung:V, 25 S.
Ill., graph. Darst.
26 cm