Design and FPGA Synthesis of an Efficient Synchronous Counter with Clock-Gating Techniques

Bibliographische Detailangaben

Veröffentlicht in:	NCCS-2019 (5. : 2019 : Ranchi) Nanoelectronics, circuits and communication systems
1. Verfasser:	Singh, Saurabh Kumar (VerfasserIn)
Weitere Verfasser:	Gupta, Mangal Deep (VerfasserIn), Chauhan, R. K. (VerfasserIn)
Format:	UnknownFormat
Sprache:	eng
Veröffentlicht:	2021
Schlagworte:
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!