On nominal delay minimiza tion in LUT-based le based FPGA technology mapping

Bibliographische Detailangaben

1. Verfasser:	Cong, J. (VerfasserIn)
Weitere Verfasser:	Ding, Y. (VerfasserIn)
Format:	UnknownFormat
Sprache:	eng
Veröffentlicht:	Los Angeles, Calif. Univ. 1994
Schriftenreihe:	Computer Science Department technical report, University of California at Los Angeles CSD 940022
Schlagworte:
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!