An Automatic Transistor-Level Tool for GRM FPGA Interconnect Circuits Optimization

Bibliographische Detailangaben

Veröffentlicht in:	GLSVLSI (29. : 2019 : Tysons Corner, Va.) GLSVLSI'19
1. Verfasser:	Li, Zhengjie (VerfasserIn)
Weitere Verfasser:	Xiao, Yuanlong (VerfasserIn), Zhang, Yufan (VerfasserIn), Pang, Yunbing (VerfasserIn), Hu, Chengyu (VerfasserIn), Wang, Jian (VerfasserIn), Lai, Jinmei (VerfasserIn)
Pages:	19
Format:	UnknownFormat
Sprache:	eng
Veröffentlicht:	2019
Schlagworte:
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!