Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Fröhlich, Norbert (VerfasserIn)
Format:	UnknownFormat
Sprache:	ger
Veröffentlicht:	München Hieronymus Buchreproduktions GmbH 2003
Ausgabe:	1. Aufl.
Schlagworte:	Schaltungsentwurf > Logiksimulation > Simulation > Paralleler Algorithmus > Partitionierung > VLSI > Hochschulschrift
Online Zugang:	Inhaltsverzeichnis
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!