Minimal delay test sets for unate gate networks

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Sparmann, Uwe (VerfasserIn)
Weitere Verfasser: Müller, H. (VerfasserIn), Reddy, S. M. (VerfasserIn)
Format: UnknownFormat
Sprache:eng
Veröffentlicht: Saarbrücken, Kaiserslautern Sonderforschungsbereich 124 VLSI Entwurfsmethoden und Parallelität 1997
Schriftenreihe:Technical report / Sonderforschungsbereich 124 VLSI-Entwurfsmethoden und Parallelität, Universität Saarbrücken, Universität Kaiserslautern 1997,6
Schlagworte:
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Beschreibung:10 S
graph. Darst