A Novel Speedup Evaluation for Multicore Architecture Based Topology of On-Chip Memory

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	PAAP (10. : 2019 : Kanton, Stadt) Parallel architectures, algorithms and programming
1. Verfasser:	Wang, XiaoJun (VerfasserIn)
Weitere Verfasser:	Shi, Feng (VerfasserIn), Zhang, Hong (VerfasserIn)
Format:	UnknownFormat
Sprache:	eng
Veröffentlicht:	2020
Schlagworte:
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Keine Ergebnisse!