Robust design of DRAM core circuits yield estimation and analysis by a statistical design approach

München, Techn. Univ., Diss., 2010

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Li, Yan (VerfasserIn)
Format:	UnknownFormat
Sprache:	eng
Veröffentlicht:	2010
Schlagworte:	Schaltungsanalyse > Leseverstärker > Chip > CMOS > Dynamisches RAM > Schaltungsentwurf > Speicherzelle > Leckstrom > Hochschulschrift
Online Zugang:	Volltext https://nbn-resolving.org/urn:nbn:de:bvb:91-diss-20100129-992644-1-3
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Keine Ergebnisse!