˜Eineœ skalierbare, verteilte Prozessor-Architektur mit simultanem multi-threading für Anwendungen der digitalen Signalverarbeitung

˜Eineœ skalierbare, verteilte Prozessor-Architektur mit simultanem multi-threading für Anwendungen der digitalen Signalverarbeitung

Zugl.: Hannover, Univ., Diss., 2005

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Bereković, Mladen (VerfasserIn)
Format: UnknownFormat
Sprache:ger
Veröffentlicht: Düsseldorf VDI-Verl. 2005
Ausgabe:Als Ms. gedr.
Schriftenreihe:Fortschritt-Berichte VDI Reihe 9, Elektronik, Mikro- und Nanotechnik ; 377
Schlagworte:
Datenfluss > Taktfrequenz > Parallelverarbeitung > SMT > Signalprozessor > Benchmark > Hochschulschrift
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!

Keine Ergebnisse!