Design for manufacturability and yield

von Strojwas, Andrzej J.
Veröffentlicht 1989

Selected papers on statistical design of integrated circuits

Veröffentlicht 1987

A unified approach for timing verification and delay fault testing

von Sivaraman, Mukund
Veröffentlicht 1998

A methodology for optimal test structure design for statistical process characterization and diagnosis

von Chen, Ihao
Veröffentlicht 1987

A compact physically-based bipolar transistor model

von Michaels, Kimon W.
Veröffentlicht 1989

VLSI Design for manufacturing : yield enhancement

von Director, Stephen W.
Veröffentlicht 1990

Yield Loss Mechanisms and defect tolerance

von Maly, Wojciech
Veröffentlicht 1988

Timing verification by formal signal interaction modeling in a multi-level timing simulator

von Benkoski, Jacques
Veröffentlicht 1989

Yield modelling and defect tolerance in VLSI : papers presented at the International Workshop on Designing for Yield, Oxford, 1-3 July 1987

Veröffentlicht 06-88

Efficient circuit re-extraction for yield simulation applications

von Chew, Marko
Veröffentlicht 1987

A statistical design rule developer

von Razdan, Rahul
Veröffentlicht 1986

RYE : a realistic yield simulator for VLSIC structural failures

von Chen, Ihao
Veröffentlicht 1987

An efficient algorithm for parametric fault simulation in monolithic ic's

von Strojwas, Andrzej J.
Veröffentlicht 1984

Efficient modeling of small-geometry MOSFET's

von Saccamango, Mary Jo
Veröffentlicht 1987