Sub-10-nm Planar-Bulk-CMOS Device Properties

von Wakabayashi, H.
Veröffentlicht in Handōtai-Shūseki-Kairo-Gijutsu-Shinpojiumu (68 : 2005 : Kyōto) Handōtai, Shuseki-Kairo-Gijutsu-68.-Shinpojiumu-kōen-ronbunshū (2005)

Examination on ESD Simulation Test Method

von Esaki, T.
Veröffentlicht in Symposium on Reliability and Maintainability (13. : 1983 : Tokio) 13th Symposium on Reliability and Maintainability (1983)