GENUS : a generic component library for high level synthesis

von Dutt, Nikil D.
Veröffentlicht 1988

Legend : a language for generic component library description

von Dutt, Nikil D.
Veröffentlicht 1989

Processor description languages : applications and methodologies

Veröffentlicht 2008

Functional verification of programmable embedded architectures : a top-down approach

von Mishra, Prabhat
Veröffentlicht 2005

On-chip communication architectures : system on chip interconnect

von Pasricha, Sudeep
Veröffentlicht 2008

Transformations supporting interactive rescheduling for high-level synthesis

von Ang, Roger
Veröffentlicht 1992

Benchmarks for the 1992 High-Level Synthesis Workshop

von Dutt, Nikil
Veröffentlicht 1992

Behavioral modeling of DRACO : a peripherical interface ASIC

von Gupta, Rajesh
Veröffentlicht 1990

Harmonic scheduling of linear recurrences in digital filter design

von Wang, Haigeng
Veröffentlicht 1992

Extend-L : an input language for extenxible register transfer compilation

von Dutt, Nikil D.
Veröffentlicht 1988

EXEL : a language for interactive behavioral synthesis

von Dutt, Nikil D.
Veröffentlicht 1988

Benchmarking for high-level synthesis

von Gajski, Daniel D.
Veröffentlicht 1992

Memory architecture exploration for programmable embedded systems

von Grun, Peter
Veröffentlicht 2003

Exploiting Heterogeneous Mobile Architectures Through a Unified Runtime Framework

von Hsieh, Chenying
Veröffentlicht in IFIP/IEEE International Conference on Very Large Scale Integration (27. : 2019 : Cuzco) VLSI-SoC (2020)

Translating BIF into VHDL : algorithms and examples

von Hadley, Tedd
Veröffentlicht 1990

Memory issues in embedded systems-on-chip : optimizations and exploration

von Panda, Preeti Ranjan
Veröffentlicht 1999

Workload Characterization for Memory Management in Emerging Embedded Platforms

von Maity, Biswadip
Veröffentlicht in IFIP TC 10 International Embedded Systems Symposium (6. : 2019 : Friedrichshafen) Analysis, estimations, and applications of embedded systems (2023)

BIF : a behavioral intermediate format for high level synthesis

von Dutt, Nikil D.
Veröffentlicht 1989

Redundancy-aware design space exploration for memory reliability in many-cores

von Aliee, Hananeh
Veröffentlicht in Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (20. : 2017 : Bremen) Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (2017)

Dynamic Computation Migration at the Edge: Is There an Optimal Choice ?

von Shahhosseini, Sina
Veröffentlicht in GLSVLSI (29. : 2019 : Tysons Corner, Va.) GLSVLSI'19 (2019)